3.3 Synplify/Synplify Pro综合工具的使用

• 书名：基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解
• 作者名：周润景 苏良碧编著
• 本章字数：21858字
• 更新时间：2020-08-28 08:54:23