附录F Synplify Pro/Synplify可综合的Verilog结构

• 书名：数字系统设计与Verilog HDL
• 作者名：王金明编著
• 本章字数：371字
• 更新时间：2020-08-28 00:21:02